Critical area analysis for design‐based yield improvement of vlsi circuits

Doris Schmitt‐Landsiedel, Doris Keitel‐Schulz, Jitendra Khare, Susanne Griep, Wojciech Maly

Publikation: Beitrag in FachzeitschriftArtikelBegutachtung

4 Zitate (Scopus)

Abstract

Yield improvements can be achieved by both contamination control (manufacturing) and defect sensitivity decrease (design). In this paper, the need for critical area analysis is demonstrated for design based yield prediction and improvement. Experimental results for a typical CMOS process are provided.

OriginalspracheEnglisch
Seiten (von - bis)227-232
Seitenumfang6
FachzeitschriftQuality and Reliability Engineering International
Jahrgang11
Ausgabenummer4
DOIs
PublikationsstatusVeröffentlicht - 1995
Extern publiziertJa

Fingerprint

Untersuchen Sie die Forschungsthemen von „Critical area analysis for design‐based yield improvement of vlsi circuits“. Zusammen bilden sie einen einzigartigen Fingerprint.

Dieses zitieren